便携式设备对高速端口的 ESD 防护
在高速数据率下，低电容 ESD?；ざ杂诒３?/span>USB2.0 ，IEEE1394 以及ITV 操作中使用的DVI 和HDMI 协议的数据完整性是很关键的。
全世界有数百万的家庭都已经在通过卫星电视、有线电视以及陆地广播享用互动式电视 (ITV)服务。借助于计算机技术， ATSC ACAP协议正在通过数据广播 (PC下载)以及实时互动应用服务成为富有生命力的广播服务。通过将计算机装入电视机并为数字式机顶盒增加游戏、运动、互动广告、电子信箱和因特网接入功能， ITV正在成为电视和家庭娱乐的一道风景线。
ESD抑制器件?；な荽湎呗繁３中藕磐暾?/span>
随着这些行业的汇聚联合，制造商必须对设备需求做出响应，以便容纳更高的数据率以及符合当前和拟议中的通信需求。另外，?；ぐ汗蟮纳璞覆换崾艿揭蛴没Т砦蟛僮?、环境危害或电源变化所引起的致命的损坏也是一项关键的设计课题。 USB
2.0、IEEE1394 、ITV 应用和操作中使用的数字式可视接口(DVI) 和高清晰度多媒体接口(HDMI) 协议允许高速数据传输率，并可以支持即插即用热插拔安装和操作。但这些外部端口很容易受到来自工作环境和周边设备的破坏性的 ESD脉冲的伤害。ESD 抑制器件除了?；な荽湎呗分?，必须保持其信号的完整性。
通常，USB
2.0支持 480Mbps(bits per second)的数据传输;DVI 和HDMI 协议更是分别支持高达8Gbps 和5Gbps 的数据传输带宽。在USB2.0 、DVI 和HDMI 的高速数据率下，传统?；ぷ爸玫募纳缛菘赡芷苹敌藕诺耐暾曰蛄钇涫д?。失真表现为由较慢的上升和下降时间所致的高态 /低态瞬变的前沿和后沿被修圆。上升和下降时间较慢会给系统带来一些问题，其中zui重要的是时序问题。电路在特定的时间需要稳定的 "高"态和"低"态。随着各状态之间过渡时间的增加，电路有可能检测到不完整的过渡期，从而将数据误差引入系统。附表 1是不同寄生电容ESD 抑制器件对数据上升沿时间(10% 至90% 高电平)所造成的影响比较。
传输速率为12Mbps 时，其保持电平的时间要长得多(80ns) 。在此数据传输率条件下，10pF 或更小的电容值将使得数据通过时的失真zui小。当传输速率提高到480Mbps 时，信号具有短得多的电平保持时间(2.0ns) 。此时10pF 电容的ESD 抑制器件已经引起波形失真：它减少了电平保持时间并使前沿和后沿的形状大为改变。而660
pF电容的 ESD抑制器件则造成了相当大的失真，以致于波形甚至无法达到信号工作电压。图 1显示了不同ESD 抑制器件对480Mbps 数据波形的影响。
这些数据揭示了在进行超高速系统的数据传输线路?；な?/span> ESD抑制器的电容特性的重要性。尽管现有的各种抑制器均能够提供有效的 ESD?；すδ?，但不能以牺牲系统的信号完整性为代价。因此，在把 ESD抑制器引入电路设计之前，必须对其电容有所考虑。具有极低电容值的 ESD抑制元件(如PESD 器件)能够在提供ESD ?；すδ艿耐北３指咚偈菪藕诺氖萃暾?。由于传输zui高速率的不同，不同的数据接口所能接受的zui高电容是不一样的。譬如， USB2.0数据线上的寄生电容一般控制在 10pF以内，而DVI 或HDMI 数据接口要求则更低，通常低于1pF。
高速信号和瞬变 (如ESD) 还带来了另一个寄生特性--电感。尤其值得关注的是用来实现连接器、芯片及其他任何配套元件之间互连的电路板上迹线的寄生电感。与电容效应相似，由电路板迹线所产生的电感将不会影响低频信号。但是，任高速条件下，这种电感将产生有可能影响信号完整性的阻抗分量。当高频信号 (如ESD) 通过时，少量的迹线电感可能转换成巨大的阻抗。设计师可通过在ESD 抑制器和受?；ば酒渖柚镁】赡艽蟮木嗬氲姆椒ɡ蠢蒙鲜鎏匦岳赐晟?/span>ESD 器件和IC本身间的协同、偶合。
低电容ESD ?；ざ杂诟咚偬跫卤３质莸耐暾允欠浅９丶?。在常见的瞬间过电压抑制器件中，金属氧化物压敏电阻 (MOV)和多层压敏电阻(MLV) 因价廉物美而应用广泛。但其固有的高电容决定了其应用范围只能局限于低频领域和电源的瞬间电压抑制上。而硅类 ESD防护器件，包括齐纳二极管、 TVS二极管/阵列等，虽然具有?；さ缪沟投既返挠诺?，其寄生电容依旧不可忽视，通常难以适用于高速数据通讯接口，如 HDMI、IEEE1394 等。
ESD 防护的应用
为满足高速数据通讯接口既 ESD?；び行?、又不影响高速信号传输的要求。近年来，市场上推出了多种专门适用于此类?；ひ蟮钠骷?。其中以瑞侃电路?；げ棵?/span> (RCP：RaychemCircuit
Protection)推出的PESD 器件为代表。该器件的电容极低(通常0.25pF) ，漏电流极小(<0.001
A);ESD防护快速有效(响应曲线如图3所示，触发电压典型值为 150～250V; 响应时间少于1
ns);价格低于低电容硅器件。因此，在高速数据传输条件下， PESD器件拥有更佳的?；びτ锰匦?。该器件已成功应用于 HDMI1.3和USB2.0 等多种高速接口电路。
利用瑞侃电路?；げ棵?/span> PESD器件对HDMI1.3 、USB2.0 和IEEE1394 接口电路进行?；さ牡湫陀τ?。这些?；そ?/span>ESD 与敏感电路隔离。在传输线路脉冲(TLP) 测试和 IEC61000-4-2测试中，尤其是经过多次采样 (1000次TLP 测试)后，其性能要比其他可比较的元件好。相对于其他典型的聚合物 ESD防护器件，这类PESD 器件的较低触发电压(通常150V) 和低箝位电压(通常25V) 能更好的帮助?；っ舾械缱釉?。该器件采用电子工业中zui流行的0603 和0402 贴装形式，符合RoHS 的严格要求;帮助机顶盒敏感电路、手提电脑、手机和其它便携式设备免 ESD侵害。
优化 ESD?；?/span>
当选择了一个抑制和电特性 (漏电流、电容)与电路参数相吻合的 ESD抑制器之后(如PESD) ，还需要作出另一项选择：抑制器应安装在电路板的什么位置上才能优化电路的ESD ?；?/span>?"优化"ESD ?；ぶ傅氖鞘故鼙；ば酒系?/span>ESD 瞬变尽可能少。简单地讲，应把ESD 抑制器直接放置在连接器的后面。它应该是弟YI个遭遇ESD 瞬变的板级元件。然后，在实际可行的情况下，任何需要?；さ男酒】赡艿卦独?/span>ESD 抑制器。采取这一方法将极大地减轻集成电路所承受的应力。下面列出的是PESD 器件安装位置的相对优先级，按从高到低的顺序排列如下：
* 设置于作为系统屏蔽 (机壳)中的入口的连接器的内部
* 安放于电路板迹线与连接器插脚相互作用的位置
* 放置于电路板上紧挨在连接器后面的位置
* 位于可以高效耦合至 I/O线路的性能稳定且未受?；さ拇湎呗?/span>
* 设置于数据传输线路上的一个串联阻性元件之前
* 位于数据传输线路上的一个分支点之前
* 靠近IC和/或ASI
另一个需要考虑的布局问题是从 PESD到被?；?/span>IC的距离和偶合电阻的选择。目标是将该距离降至zui小。需要?；さ?/span> IC通常自身带有ESD ?；?。但这只属于器件级的防护，且致性较差，需要PESD 器件协助/偶合达到设备/系统级的ESD 防护。随着与传输线路之间距离的增加，ESD 抑制器变得越发与受其?；さ男藕畔?/span>"隔离"开来。与电路板走线相关联的电感以及任何的封装寄生电感都将在?；さ缏分屑尤胱杩?，成为 PESD电压抑制器和IC间的偶合阻抗。因为 IC芯片将要承受抑制器两端和偶合阻抗两端的电压之和，理想的设计应使 PESD尽可能多承受应力，同时保证两级防护间没有遗漏的 "死角"。
zui后，机壳(框架)的地应是ESD 基准，而不是信号(数字)地。目的是把ESD 从信号环境中屏蔽出去。使ESD
TVS?；て骷曰堑牡匚?，则可免受那些不希望的噪声效应 (如接地反跳)的影响。日标是尽量保持 "干净"的信号(数据)环境。
